Sistema de Aquisição de Dados para Detecção de Sinal de Radiação Óptica Transitória
De acordo com as características de fundo forte e alvo fraco na detecção de radiação óptica transiente, este artigo projeta um esquema de aquisição de dados com FPGA como núcleo de controle e processamento. O esquema adota canais de filtro duplo de fundo e sinal, amplificação controlada por programa de dois níveis, o que garante efetivamente a qualidade da aquisição do sinal; ao mesmo tempo, adota armazenamento de conversão de frequência para sinais de destino, o que reduz bastante os requisitos de armazenamento e transmissão de dados e garante um processo de aquisição mais consistente. precisão de medição.
1 Composição do sistema e princípio de funcionamento
O sistema de aquisição de dados pode ser dividido em três partes: o módulo de pré-processamento, o módulo de armazenamento de amostragem e o módulo de controle FPGA. O módulo de pré-processamento inclui dispositivos de conversão fotoelétrica, bancos de filtros ativos e circuitos amplificadores controlados por programa. O diagrama de blocos de todo o sistema é mostrado na Figura 1. O circuito de conversão fotoelétrica converte o sinal óptico que entra no sistema em um sinal de corrente através de um detector e, em seguida, converte-o em um sinal de tensão através de um amplificador operacional de transimpedância. O sistema projeta dois canais de filtragem: o fundo adota filtragem passa-baixa e o sinal adota filtragem passa-alta. No estado inicial, o interruptor analógico seleciona o canal de fundo por padrão e o amplificador programável é definido para o modo de fundo. Depois que o sinal de fundo é amostrado por A/D, ele é enviado ao FPGA para comparação de limite. Quando uma situação maior que o limite é detectada, o FPGA muda o canal do interruptor analógico, o canal do filtro passa-alto é selecionado e o modo de operação do amplificador controlado por programa é selecionado como o modo de sinal. De acordo com as características do sinal sendo íngreme no início e lento no final, o FPGA realiza a coleta e armazenamento de dados densamente e depois esparsamente através do controle coordenado de A/D e FIFO.
2. Projeto de Hardware do Sistema de Aquisição de Dados
2.1 Circuito de pré-processamento do estágio frontal
No circuito de detecção fotoelétrica, o fotodetector está diretamente relacionado à qualidade do desempenho do sistema. A fim de reduzir a influência da corrente induzida causada pela radiação eletromagnética ambiental, o dispositivo é adequado para embalagens de cerâmica. Além disso, a área fotossensível do detector não deve ser muito grande, caso contrário, parâmetros como corrente escura, capacitância de junção e tempo de subida aumentarão, o que afetará o efeito de detecção. No projeto, o fotodiodo de silício S2387 da Japan Hamamatsu Company é usado. O detector tem as características de alta sensibilidade, tempo de resposta rápido e grande faixa dinâmica. O design do circuito adota o modo de polarização zero, sem corrente escura, o ruído do diodo é principalmente o ruído térmico gerado pelo resistor shunt e possui a melhor precisão e linearidade. O filtro de alta e baixa passagem adota filtro ativo, que tem velocidade de resposta rápida, bom efeito de filtragem de harmônicos e pode compensar dinamicamente a potência reativa. O amplificador controlado por programa é composto por um amplificador operacional integrado e um interruptor analógico. O interruptor analógico é controlado pelo FPGA e diferentes resistores são conectados ao terminal de entrada do amplificador operacional para ajustar o ganho.
2.2 Circuito de armazenamento de amostragem
Como a faixa dinâmica do sinal alvo é muito grande (cerca de 80 dB), é necessário selecionar um ADC com ampla faixa dinâmica para realizar a aquisição do sinal. A adoção de 14 b ADC para amostrar os sinais com uma faixa dinâmica cuja amplitude varia até 4 ordens de grandeza pode atender aos requisitos de alta sensibilidade de detecção exigidos pelo sistema. No entanto, como todos os dispositivos de conversão A/D têm erros de precisão, o uso de componentes de conversão A/D de alta precisão como componentes de conversão A/D de baixa precisão pode reduzir os erros de precisão. Este projeto usa 16 bAD976A da ADI Company. AD976A baixo consumo de energia 16 b aproximação sucessiva conversor A/D, a velocidade de conversão é 200 KSPS, pode escolher fonte de alimentação de referência interna ou externa de 2,5 V. O AD976 permite que 16 b emitam em paralelo ao mesmo tempo e podem produzir na forma de dois 8 b. Para economizar pinos no design, são adotadas saídas duplas 8 b.
Para garantir a transmissão precisa de dados entre diferentes domínios de relógio, o cache de dados usa um FIFO assíncrono. O FIFO assíncrono tem as características de alta velocidade e boa confiabilidade e pode evitar erros de amostragem de dados devido a diferenças de fase entre diferentes relógios. O IDT7204 adotado no projeto é um chip de cache de memória de porta dupla CMOS 4 096 × 9 b na série IDT72XX. Os ponteiros internos de leitura e escrita são lidos e escritos com base no primeiro a entrar, primeiro a sair, e o relógio de escrita W e o relógio de leitura R são fornecidos externamente; o sinalizador cheio () e o sinalizador vazio () controlam o estouro de dados e a leitura vazia, e gravam quando a memória de simulação está cheia Pode facilmente expandir qualquer profundidade de palavra e comprimento de palavra.
