Resumo do projeto de layout da fonte de alimentação de comutação DC
O layout do DC-DC é muito importante e afetará diretamente a estabilidade e o efeito EMI do produto. A experiência/regras resumidas são as seguintes:
1. Lide bem com o loop de feedback (correspondente a R1-R2-R3-IC_FB&GND na figura acima), a linha de feedback não deve ir abaixo do Schottky , não passe por baixo do indutor (L1), não passe por baixo do capacitor grande, não fique cercado por loops de alta corrente, se necessário, o resistor de amostragem e um capacitor de 100pF podem ser usados para aumentar a estabilidade (mas o transitório será um pouco afetado);
2. A linha de feedback deve ser mais fina do que grossa, porque quanto mais larga a linha, mais óbvio é o efeito da antena, o que afetará a estabilidade do loop. Geralmente, use fio de 6-12mils;
3. Todos os capacitores devem ser colocados o mais próximo possível do CI;
4. A indutância é selecionada de acordo com a capacidade de 120-130 por cento do índice de especificação e não deve ser muito grande, o que afetará a eficiência e o estado transitório;
5. O capacitor é selecionado de acordo com a capacidade de 150% da especificação. Se você usar capacitores de chip cerâmico, se usar 22uF, seria melhor usar dois 10uF em paralelo. Se o custo não for sensível, o capacitor pode ser maior. Lembrete especial: se você usar um capacitor eletrolítico de alumínio para o capacitor de saída, lembre-se de usar um capacitor de alta frequência e baixa resistência, e não apenas coloque um capacitor de filtro de baixa frequência!
6. Minimize a área circundada do grande loop de corrente tanto quanto possível. Se for inconveniente encolher, use cobre para formar uma fenda estreita.
7. Não use almofadas de resistência térmica em circuitos críticos, elas introduzirão características indutivas redundantes.
8. Ao usar planos de aterramento, tente manter a integridade do plano de aterramento abaixo do circuito de comutação de entrada. Qualquer corte do plano de aterramento nesta área reduzirá a eficácia do plano de aterramento e até mesmo as vias de sinal através do plano de aterramento aumentarão sua impedância.
9. Os orifícios de passagem podem ser usados para conectar capacitores de desacoplamento e aterramento do IC ao plano de aterramento, o que pode minimizar o loop. Mas lembre-se que a indutância das vias é de cerca de 0.1~0.5nH, que varia de acordo com a espessura e comprimento das vias, e podem aumentar a indutância total do loop. Para conexões de baixa impedância, várias vias devem ser usadas.
No exemplo acima, as vias adicionais ao plano de terra não ajudaram a reduzir o comprimento do loop C IN. Mas em outro exemplo, como o caminho na camada superior é muito longo, é muito eficaz reduzir a área do loop através dos orifícios.
10. Deve-se observar que usar a camada de solo como caminho de retorno da corrente introduzirá muito ruído na camada de solo. Por esta razão, a camada de terra local pode ser isolada e conectada ao terra principal através de um ponto de baixo ruído.
11. Quando a camada de solo estiver muito próxima do loop de radiação, seu efeito de blindagem no loop será efetivamente reforçado. Portanto, ao projetar uma PCB multicamada, o plano de aterramento completo pode ser colocado na segunda camada, de modo que fique diretamente abaixo da camada superior que transporta uma grande corrente.
12. Indutores não blindados irão gerar uma grande quantidade de vazamento de fluxo magnético, que entrará em outros loops e componentes de filtro. Em aplicações sensíveis a ruído, indutores semi-blindados ou totalmente blindados devem ser usados, e circuitos e loops sensíveis devem ser mantidos longe do indutor.
