Resumo do projeto de layout para fontes de alimentação comutadas DCDC
1, lide com o ciclo de feedback (correspondente à figura acima no R1-R2-R3-IC_FB e GND), a linha de feedback não vai sob o Schottky, não passe por baixo da indutância (L1), não passe por baixo dos capacitores grandes, não fique rodeado por grande circuito de corrente, se necessário, no resistor de amostragem e um capacitor de 100pF para aumentar a estabilidade (mas os transientes irão ser afetado pelo menos);
2, a linha de feedback seria mais fina do que grossa, porque quanto mais larga a linha, mais óbvio o efeito da antena, afetando a estabilidade do loop. Geralmente use 6-12mils de linha.
3, todos os capacitores o mais próximo possível do IC.
4, indutância de acordo com as especificações dos indicadores de 120-130% da seleção de capacidade, não muito grande, muito grande afetará a eficiência e transitória; 5, capacitância de acordo com as especificações de 120-130% da seleção de capacidade.
5, capacitores de acordo com as especificações da seleção de capacidade de 150%. Se o chip for capacitores cerâmicos, se você usar 22uF, com duas conexões paralelas de 10uF será melhor. Se o custo não for sensível, o capacitor pode ser maior. Nota especial: capacitância de saída, se for usar capacitores eletrolíticos de alumínio, lembre-se sempre de usar baixa resistência de alta frequência, e não apenas colocar capacitores de filtro de baixa frequência!
6, na medida do possível para reduzir a área circundante do circuito de alta corrente. Se não for conveniente estreitar, use o cobre em uma fenda estreita.
7, não use almofadas de resistência térmica em loops críticos, pois elas introduzirão propriedades indutivas excessivas.
8, Ao usar camadas de aterramento, faça todos os esforços para manter a integridade da camada de aterramento abaixo do circuito de comutação de entrada. Qualquer corte da camada de terra nesta área reduzirá a eficácia da camada de terra e aumentará a impedância do sinal através de furos mesmo através da camada de terra.
9. As vias podem ser usadas para conectar o capacitor de desacoplamento e o aterramento do IC à camada de aterramento, o que minimiza o loop. No entanto, deve-se ter em mente que a indutância das vias varia de cerca de 0,1 a 0,5nH, dependendo da espessura e comprimento das vias, e aumentam a indutância total do loop . Para conexões de baixa impedância, é desejável o uso de múltiplas vias.
No exemplo acima, as vias adicionais à camada de terra não ajudam a reduzir o comprimento do loop C IN. Porém, no outro exemplo, como a camada superior tem um caminho longo, é muito eficaz reduzir a área do loop através das vias.
Deve-se notar que o uso da camada de aterramento como caminho de retorno de corrente introduz uma grande quantidade de ruído na camada de aterramento, de modo que a camada de aterramento local pode ser isolada e conectada ao aterramento principal através de um ponto de ruído muito baixo.
